M56S++是比特微电子在今年5月发布的一款矿机产品，设计用于浸入式冷却，算力为230TH/s，效率为22J/T。
TechInsights称，这一发现证实了三星3nm GAA技术的成功商业化应用。这一发展非常重要，因为它具有增强性能、提高能源效率、遵循摩尔定律并实现先进应用的潜力。有助于三星后续2nm甚至更先进制程的研发。与 FinFET 同类产品不同，基于 GAA 的器件可对泄漏和驱动电流进行出色的控制，从而以更低的功耗实现更高的运行速度。
早在2021年6月，三星就率先宣布其基于GAA技术的3nm制程成已成功流片（Tape Out）。随后在2022年6月30日，三星正式宣布其已开始大规模生产基于3nm GAA制程工艺技术的芯片，这也使得三星抢先台积电成为了全球首家量产3nm的晶圆代工企业。
随后在2022年12月底，台积电也宣布量产了3nm制程工艺，不同的是，台积电的3nm制程工艺依然是基于FinFET技术。
而最新的爆料显示，三星3nm GAA工艺在良率上似乎也已经超过了台积电的3nm工艺，三星真的有望借助3nm GGA在先进制程工艺市场抢下更多的市场份额吗？
GAA架构晶体管有何优势？
传统的平面晶体管（Planar FET）通过降低电压来节省功耗，然而，平面晶体管的短沟道效应限制了电压的继续降低，而FinFET（鳍式场效应晶体管）的出现使得电压得以再次降低，但随着工艺的继续推进，FinFET已经不足以满足需求。于是，GAA技术应运而生。
典型的GAA形式——GAAFET是（Gate-all-around FETs）采用的是纳米线沟道设计，沟道整个外轮廓都被栅极完全包裹，代表栅极对沟道的控制性更好。相比之下，传统的FinFET 沟道仅3 面被栅极包围。GAAFET 架构的晶体管提供比FinFET 更好的静电特性，可满足某些栅极宽度的需求。这主要表现在同等尺寸结构下，GAA 的沟道控制能力强化，尺寸可以进一步微缩。
不过，三星认为采用纳米线沟道设计不仅复杂，且付出的成本可能也大于收益。因此，三星设计了一种全新的GAA形式——MBCFET（Multi-Bridge-Channel FET，多桥-通道场效应管），采用多层堆叠的纳米片来替代GAAFET中的纳米线。这种纳米片设计已被研究机构IMEC当作FinFET 架构后续产品进行大量研究，并由IBM与三星和格芯合作发展。
三星表示，MBCFET可以在保留所有GAAFET优点的情况下，最小化复杂度。同时，MBCFET的设计可以兼容之前的FinFET技术，可以直接将为FinFET的设计迁移到MBCFET上，在不提升面积的情况下，提升性能。
此外，在制造环节，该技术也具高度可制造性，因为其利用约90% FinFET 制造技术与设备，只需少量修改的光罩即可。
三星在2021年就曾对外表示，MBCFET出色的栅极可控性，比三星原本FinFET 技术高出了31%，且纳米片通道宽度可直接图像化改变，设计更有灵活性。
三星的3nm GAA（MBCFET）工艺分为3GAAE (3nm Gate- AlI-Around Early）和3GAAP（3nm Gate- AlI-Around Plus）两个阶段。已经量产的正是3GAAE。
根据三星公布的数据显示，与其FinFET架构的5nm技术相比，其第一代3nm工艺（3GAAE）同等性能下可降低 45% 的功耗，同等功耗下可提高23%的性能，并减少16%的芯片面积，而下一代3GAAP将有望带来更多进步。
作为对比，台积电3nm最初版本（N3），对比N5同等功耗性能提升10-15%、同等性能下功耗降可低25-30%，逻辑密度达提升了70%，SRAM 密度提升了20%，模拟密度提升了10%。
已有两家中国矿机芯片客户采用？
在去年6月，据韩国媒体TheElec就曾援引消息人士的话透露称，已有客户向三星订购3nnm晶圆代工，第一个客户是大陆加密货币挖矿机芯片厂上海磐矽半导体技术有限公司。此外，三星自己的Exynos芯片可能也将会采用。
资料显示，上海磐矽总部位于上海，是一家设计能力为28nm、16nm和10nm ASIC的高科技初创公司，专注于数字加密货币和Al应用的ASIC设计。
但是上海磐矽采用三星3nm GAA工艺代工的消息一直没有被外界证实。
此次，TechInsights对于比特微电子的Whatsminer M56S++矿机的拆解，则首次证实其AISC芯片是基于三星3nm GAA工艺代工。也首次证实了三星3nm GAA工艺确实有获得客户采用。
不过，需要指出的是，矿机芯片是一类针对加密货币算法加速的专用型芯片，设计上也并不复杂，重复大量简单的逻辑运算单元即可，设计复杂度也是要远低于通用型的CPU芯片的。这也使得其在制造上也相对于通用的CPU更为简单，良率也要更高。
所以，即便是三星3nm GAA工艺抢先台积电量产，并且成功被矿机芯片客户所采用，就代表了三星真的超越了台积电。
三星3nm良率已超台积电？
近日，Hi Investment & Securities研究人员Park Sang-wook 发布研究报告指出，据估算，三星晶圆代工事业的4nm良率将在今年突破75%、3nm良率则有望超过60%，有机会赢得更多晶圆代工客户青睐。
而根据Arete Research 高级分析师Brett Simpson在一份报告中称，由于台积电3nm（N3）良率只有55%，这使得苹果将仅向台积电支付已知良好芯片的价格，而不是标准晶圆的价格，直到良率提升到70%左右。
据悉，苹果积极推出的A17处理器和M3处理器都将会采用台积电3nm工艺，但基于台积电3nm代工这两款芯片目前良率仅为55%，并且Simpson预计“台积电预计每个季度将良率提高约 5 个百分点以上。”也就是说，至少需要三到四个季度，台积电3nm的良率才会攀升至70%左右。
也就是说，目前台积电每片3nm晶圆生产出来的芯片只有55%是合格的，另外45%则是不合格的。相比之下，传闻显示三星的3nm良率将超过60%。如果消息属实，这也意味着三星在3nm良率上也超过了台积电。
但这仍不足以支撑三星在3nm工艺节点上从台积电手中抢下多少订单。哔竟三星仍需要通过成功量产更复杂的通用芯片来证明自身3nm GAA工艺品质的稳定和可靠。
由于越尖端的芯片的设计和制造成本就越高，不论是对于晶圆代工厂，还是对于客户来说，晶圆制造良率每提升一个点都将会带来更大的成本降低。因此，三星如果能够在3nm良率上持续超越台积电，才有机会吸引到苹果、AMD、英伟达等大客户的注意。
由于三星3nm一开始就采用的是全新GAA架构，这是使得三星在GAA架构的技术运用和量产方面要比台积电拥有更多的经验。这也使得三星有可能在后续的2nm技术的研发和量产上能够取得相对于台积电更多的优势。
根据三星的规划，其将于2025年开始量产在2nm工艺，并首先应用于移动应用，然后在2026年扩展到 HPC，并于 2027年扩展到汽车领域。三星称，其2nm工艺（SF2）与自家3nm (SF3) 相比，面积减少了5%，同等功耗下性能可提升12%，同等性能下功耗可降低25%。此外，更为先进的1.4nm工艺（SF1.4）将于2027年按计划开始量产。
除了三星之外，目前英特尔也正在积极的推进先进制程技术的研发。根据英特尔的规划，其Intel 20A和Intel 18A工艺都基于英特尔全新的优化性能和功耗的GAA晶体管架构RibbonFET和Power VIA电源传输系统（业界首个背面电能传输网络）等技术。其中，Intel 20A将在2024年上半年量产，Intel 18A将在2024年下半年量产。
在今年年初，英特尔曾宣布其埃米级工艺节点Intel 20A和Intel 18A已成功流片，也就是有相关设计定案，即规格、材料、性能目标等均已基本达成。英特尔也希望通过Intel 20A制程超越台积电，重新夺回其在先进制程领域的领先地位。
